锁相环 PLL
PLL 通过比较振荡器输出与参考信号并调节振荡器，使生成信号锁定到目标频率和相位关系。它是频率合成和捷变本振产生中的核心功能块。
典型使用位置
PLL 常见于频率合成器、可调本振、收发通道、雷达频率规划、测试信号源和同步时钟硬件。
关键数据
常见记录包括参考频率、分频范围、环路带宽、锁定时间、相位噪声贡献、杂散表现、调谐控制、电源轨和编程接口。
FAQ
PLL 建立时间到底指什么，为什么 lock detect 不够？
PLL 建立时间是从指定扰动发生起，到射频输出进入并持续满足频率、相位、电平和频谱误差限制所经历的时间。
射频信号源什么时候应使用相位噪声偏移点，什么时候使用积分抖动？
偏移相关的射频性能用相位噪声点或掩模；只有在积分带宽和时间误差预算明确时，积分抖动才可用于比较与验收。
工程询盘
提交您的 RF 需求
请说明产品、工作条件和项目背景。工程团队会将您的需求转交给合适的专业人员。