位相同期ループ (PLL)
PLLは発振器出力を基準信号と比較し、目的の周波数と位相関係になるまで発振器を制御します。周波数合成とアジャイルなLO生成の中核です。
主な使用位置
シンセサイザ、可変ローカルオシレータ、トランシーバチャネル、レーダー周波数計画、試験信号源、同期タイミング機器で使用されます。
確認するデータ
基準周波数、分周範囲、ループ帯域、ロック時間、位相雑音成分、スプリアス性能、チューニング制御、電源、プログラミングインターフェースが重要です。
位相同期ループ (PLL)
PLLは発振器を基準信号に同期させ、生成されるRFチャネルの周波数と位相関係を保ちます。シンセサイザ、可変LO経路、トランシーバ、周波数アジリティが必要なタイミング系で使われます。
FAQ
PLL整定時間とは何で、なぜlock detectだけでは不十分ですか？
PLL整定時間は指定イベントからRF出力の周波数、位相、振幅、スペクトルが許容範囲内に入り続けるまでの時間です。
位相雑音のオフセット点と積分ジッタはどう使い分けますか？
RF動作を支配するオフセット領域には位相雑音マスクを使い、時間誤差予算には積分範囲を明示したジッタを使います。
技術問い合わせ
RF要件を送信
製品、動作条件、プロジェクトの背景をお知らせください。エンジニアリングチームが適切な担当者へお問い合わせを引き継ぎます。