Loops de fase travada (PLL)

PLLs travam um oscilador a uma referência para que canais RF gerados permaneçam alinhados em frequência e fase. São usados em sintetizadores, caminhos LO ajustáveis, transceptores e sistemas de temporização ágeis.

Consulta de projeto Baixar lista de produtos

Phase-locked loop PLL hardware for RF frequency generation

FAQ

O que é tempo de assentamento de PLL e por que lock detect não basta?

É o tempo desde um evento definido até o RF permanecer dentro dos limites de frequência, fase, nível e espectro; lock detect é apenas estado interno.

Quando usar pontos de ruído de fase e quando usar jitter integrado?

Use máscara por offset quando o comportamento RF depende da região espectral; use jitter quando a banda de integração e o orçamento temporal estiverem definidos.

Consulta técnica

Compartilhe seu requisito RF

Descreva o produto, as condições de operação e o contexto do projeto. Nossa equipe de engenharia encaminhará sua consulta ao especialista adequado.

Loops de fase travada (PLL)

Um PLL compara a saída de um oscilador com uma referência e controla o oscilador até que o sinal gerado trave na frequência e relação de fase desejadas. É um bloco central em síntese de frequência e geração LO ágil.

Uso típico

PLLs aparecem em sintetizadores, osciladores locais ajustáveis, canais transceptores, planos de frequência de radar, fontes de teste e hardware de temporização sincronizada.

Dados técnicos

Os campos relevantes incluem frequência de referência, faixa de divisores, largura de loop, tempo de travamento, contribuição de ruído de fase, espúrios, controle de sintonia, trilhos de alimentação e interface de programação.