RF 이득 블록은 무엇입니까?
협대역 외부 정합을 설계하지 않고 기능 단계 사이에 예측 가능한 이득을 더하는, 보통 내부 정합된 고정 이득 광대역 증폭 단계입니다. 이득 블록, LNA와 드라이버라는 이름은 겹칩니다. 제품명보다 해당 단계의 잡음, 블로커, 출력 구동과 대역 역할을 기준으로 선정해야 합니다.
조립된 신호 경로에서 이득과 평탄도 배분
소신호 이득, 기울기, 리플, 입출력 반사 손실과 역방향 격리를 주파수와 온도에 따라 확인합니다. 앞단 이득은 뒤 단계의 잡음 기여를 줄이지만 블로커 및 압축 여유를 줄일 수 있습니다. 소스·부하 부정합, 바이어스 회로와 PCB 전이는 패키지 기준 성능을 바꿉니다.
잡음, 선형성과 압축 균형
수신기 앞단에서는 잡음 지수가, 블로커, 믹서, ADC 또는 PA 드라이버 주변에서는 OIP3, OP1dB, 고조파와 최대 입력이 중요합니다. 목표 바이어스와 출력에서 비교하고 압축 백오프와 2톤 시험으로 실제 동적 여유를 확인합니다.
RF 구동 전류에 맞춘 바이어스와 열 설계
전원, 정지 전류, RF 구동 전류, 초크, 디커플링, 기동 순서와 패키지 열저항도 RF 설계에 포함됩니다. 바이어스로 이득을 조정하면 OIP3나 P1dB가 크게 악화될 수 있습니다. 실제 소스, 부하, 전원과 온도에서 안정성을 검증합니다.
- 주파수, 목표 이득, 리플, 기울기와 캐스케이드 위치
- 잡음 지수, OIP3, OP1dB, 고조파와 안전 입력
- 입출력 정합, 역방향 격리와 안정성 여유
- 전원, 정지 및 구동 전류, 효율과 온도 상승
- 바이어스, 디커플링, 패키지, PCB 전이와 접지
- S-파라미터, 잡음, 2톤, 압축과 온도 자료
승인 경계
실제 소스와 부하에서 주파수, 온도와 출력 레벨에 따른 이득, 정합, 잡음과 비선형 측정으로 승인합니다. 단일 주파수의 공칭 이득만으로 사용 가능한 광대역 동적 범위를 증명할 수 없습니다.