PLL 정착 시간은 이름이 있는 명령이나 트리거에서 시작해 RF 출력이 주파수, 위상, 진폭과 스펙트럼 한계 안에 들어와 유지될 때 끝납니다. lock detect는 내부 비교기나 카운터 상태이며 더 일찍 켜질 수 있습니다.
이전·새 주파수, 스텝, 전력, 기준, 오차대, 관측 대역, dwell과 마감을 정합니다. 호핑, 대역 경계, 재획득, 냉간 기동과 온도를 포함합니다.
실제 제어 명령에서 캡처를 시작하고 시스템 첫 유효 창의 잔류 오차를 봅니다. 스텝, 허용오차와 방법이 없는 공칭 시간은 인수 조건이 아닙니다.