Was muss vor der Auswahl eines Bare-Die-HF-Bauelements festgelegt werden?
Festzulegen sind elektrischer Prüfgrad und Bezugsebene, Chiprevision und Losrückverfolgbarkeit, Chip- und Padgeometrie, Pad- und Rückseitenmetallisierung, Passivierung, Lieferform, Befestigungs- und Verbindungsprozess, Wärme- und Massepfad, Handhabungsgrenzen sowie die Freigabeprüfung nach der Montage. Der Verzicht auf ein Standardgehäuse reduziert Baugröße und Gehäuseparasitäten, beseitigt aber zugleich eine definierte mechanische, thermische und hochfrequente Schnittstelle. Halbleiterlieferant, Assembly-Partner und Modulverantwortlicher müssen deshalb vereinbaren, welche Werte auf dem Wafer gemessen wurden, was nach dem Sägen noch abgesichert ist und welche Verantwortung bei Die-Attach, Draht- oder Bändchenbond, Bump, Substrat und Gehäuse beginnt.
Bare Die, geprüften Chip und Known Good Die sauber unterscheiden
Wafermap, Gleichspannungs-Probe bei Raumtemperatur und Known-Good-Die-Freigabe sind keine gleichwertigen Nachweise. Anzufordern sind Screeningablauf, Prüftemperaturen, DC- und HF-Merkmale, Stichprobe oder Vollprüfung, Guardbands, Sichtprüfung nach dem Vereinzeln, Maskenrevision, Wafer- und Loskennung, Mapformat und Orientierung. In einem Mehrchipmodul kann ein ungesicherter Chip die gesamte Baugruppe unbrauchbar machen. Der Prüfgrad richtet sich daher nach Chipzahl, Nacharbeitsmöglichkeit, Ausfallfolge und eigener Vorprüfung. Änderungen an Prozess, Maske, Dicke, Metallisierung oder Prüfprogramm benötigen eine definierte Mitteilung und Freigabe.
Mechanische und montagetechnische Schnittstelle vor Layoutfreigabe einfrieren
Die Beschaffungszeichnung enthält maximale Außenmaße, Dicke und Toleranz, Sägestraßenanteil, Padkoordinaten und Mindestflächen, Padwerkstoff, Passivierungsöffnungen, empfindliche Airbridges, Rückseitenmaterial, Orientierungsmarke und Lieferträger. Der Montageplan benennt zulässige Greiffläche, ESD- und Trockenlagerung, Die-Attach-Werkstoff, Bondliniendicke, Hohlraumgrenze, Platziergenauigkeit, Aushärteprofil, Draht-, Bändchen- oder Bumpwerkstoff, Bondreihenfolge und Nacharbeitsgrenze. Werkstoffverträglichkeit ist zu bestätigen; ein Prozess für Gehäusebauteile darf nicht ungeprüft übernommen werden.
HF-, Bias- und Wärmemodell auf den eingebauten Chip beziehen
Bare-Die-Daten enden meist an Probe-Pads oder einer ausdrücklich genannten On-Wafer-Bezugsebene. Im Modul kommen Bondinduktivität, Pad- und Substratkapazität, Massevias, Rückseitenimpedanz, Launch-Übergänge, Biasresonanzen, Kopplung und Gehäusemoden hinzu. Vor der Bewertung von Verstärkung, Anpassung, Stabilität oder Phase werden Draht- beziehungsweise Bändchenlänge, parallele Massebonds, Leitfähigkeit des Attach-Materials, Substrataufbau und Kavität modelliert. Bei Leistungschips ist der Wärmepfad vom Übergang über Rückseite, Attach, Träger und Grundplatte nachzuweisen; Biassequenz, Strombegrenzung und Transientenschutz gelten für das montierte Modul.
Montierte Bezugsebenen und Fertigungsausbeute verifizieren
Ein Coupon oder Erstmuster verwendet Produktionssubstrat, Attach, Bonds, Deckel und Steckverbinder. Nach Kalibrierung oder De-Embedding auf deklarierte Ebenen werden die freigaberelevanten Größen gemessen: S-Parameter, Verstärkung und Phase, je nach Funktion Rauschen oder Ausgangsleistung, Ruhestrom, Kompression, Stabilität, Leckage und thermisches Verhalten. Kritische Punkte sind über Temperatur, Versorgung und Montagevariation zu wiederholen. Wafer- und Endmessung werden chip- und losbezogen korreliert; Bondzug, Scherprüfung, Hohlräume, Passivierungsschäden, Verunreinigung und Schwingneigung erhalten klare Annahme- oder Sperrkriterien.
- Chipbezeichnung, Maskenrevision, Wafer- und Loskennung, Map- und Orientierungskonvention
- Prüfgrad, Temperaturen, Parameterumfang, Guardbands und Sichtprüfung nach dem Sägen
- Chipmaß und Dicke, Padplan und Metallisierung, Passivierung und Rückseitenfinish
- Lieferträger, ESD und Lagerung, Greifen, Attach, Aushärten und Nacharbeit
- Draht-, Bändchen- oder Bumpgeometrie, Massekonzept, Biasfolge und Wärmestapel
- On-Wafer-Ebene, De-Embedding, Erstmusterkorrelation und Serienannahme
Abgrenzung der Kategorie
Erfasst werden HF- und Mikrowellenhalbleiter als Bare Die, geprüfter Chip, Known Good Die, Flip-Chip oder Chip-Scale-Ausführung für kundenseitig beherrschte Montage. Klassisch gehäuste RFICs, komplette HF-Module, ungeprüfte allgemeine Wafer und nicht hochfrequente Digitalchips sind ausgeschlossen. Die elektrische Funktion bleibt der Verstärker-, Mischer-, Schalter- oder Transceiverfamilie zugeordnet; diese Seite verantwortet Lieferform, Montage und Verifikation auf Chipebene.