选择射频收发器芯片前必须先确定什么？
必须先确定射频调谐范围、占用与瞬时带宽、通道数量和双工模式、接收灵敏度与阻塞条件、发射功率和调制质量限值、转换器采样率、时钟与本振规划、数字接口吞吐、切换延迟、校准责任、同步、外部前端损耗及板级测试条件。 高度集成收发器把射频硬件、数据转换、数字滤波与软件之间的边界重新划分。宽调谐范围并不保证每个频段都有可用动态范围，窄带模式能够传输的数据接口也可能在最大合成或观测带宽下超载。因此，选型必须关闭完整无线电模式表，而不能只看中心频点的一行指标。
明确无线电架构与全部工作配置
先确定零中频、低中频或其他变频架构，并列出芯片内部集成的频率合成器、ADC/DAC、数字滤波、增益控制、观测接收机和发射线性化支持。分别记录接收与发射中心频率、占用带宽、瞬时合成带宽、采样率、抽取或插值、活动通道数量以及MIMO相位关系。模式表还要覆盖TDD/FDD状态、快速跳频、休眠、监测、启动和配置切换延迟。器件可能覆盖目标载波，却无法支持所需采样率、数据格式、通道组合或同时收发条件。
同时核算接收阻塞与发射调制质量
接收端要把开关、滤波器和LNA损耗计入级联噪声系数，并根据最弱目标信号到最强阻塞设定增益范围和AGC时序。检查输入压缩、IIP3、带内与带外阻塞、互易混频、镜像与直流偏移，以及所选带宽下ADC余量。发射端需在芯片参考面规定输出功率、EVM、邻道泄漏、带内外噪声、谐波、镜像抑制、本振或载波泄漏及增益控制精度，并采用目标波形、峰均比、信道带宽和实际PA驱动复测。干净的小信号单音不能证明调制性能或共存裕量。
关闭时钟、数据传输、校准与同步链路
依据活动通道、I/Q位宽、采样率、帧结构和协议开销计算接口线速率及FPGA或处理器负载，必须按最大配置而不是演示模式验证。明确参考时钟相噪、器件时钟生成、确定性延迟、通道对齐和复位顺序。为直流偏移、正交误差、本振泄漏、增益与相位跟踪、射频路径延迟及温度重校准划分责任，并记录哪些校准会中断业务、需要观测通道或依赖外部前端。多通道和多芯片系统还要在上电、配置切换及重调谐后验证本振相位和基带对齐的重复性。
设计外部前端并验证整机无线电性能
从每个收发器引脚经巴伦、滤波器、开关、限幅器、LNA、驱动或PA一直画到天线或测试参考面。确认共模与差分阻抗、巴伦带宽、直流馈电、收发隔离、PA噪声倒灌、天线失配和切换保护。电源、时钟、数字高速线与射频路径要分区，避免转换器和接口活动抬高噪声底或产生确定性杂散，热设计按最高通道和处理配置执行。量产板上自动测试接收灵敏度与阻塞、增益控制、发射EVM和频谱、噪声、本振泄漏、跳频与TDD时序、校准收敛、接口误码、相位同步及恢复。
- 射频范围、占用与瞬时带宽、采样率、通道数量和收发架构
- 接收噪声、灵敏度、增益、AGC、阻塞、压缩与转换器余量
- 发射功率、EVM、邻道、噪声、镜像、本振泄漏和PA驱动
- TDD/FDD状态、跳频与配置延迟、观测通道和同时工作条件
- 时钟质量、接口吞吐、确定性延迟、校准与多通道同步
- 巴伦、滤波、开关、隔离、电源、散热和板级验收
分类边界
本分类包含集成接收和发射信号路径、频率合成以及模拟、混合信号或数字基带功能的半导体射频收发器IC或MMIC，包括零中频与低中频、单通道与多通道、TDD和FDD器件。不包含独立LNA、PA、开关、滤波器等前端芯片，不包含连接器化无线电模块和完整射频子系统。本页负责收发芯片架构、动态范围、波形质量、数据传输、校准、同步与实装无线电性能。